verilog 动态赋值一问？

你觉得能综合出这样的硬件电路吗?

不可以，所以想和大家请教一下，是否有办法解决动态赋值的问题

按条件写case

只能穷举了，有几种情况写几种，真正动态的是综合不了的

SV 中可以使用动态数组，但V中不能使用

明天去试验一下。

写代码的目的是综合处电路

应该不可以的

肯定是综合不了呀，用case枚举吧

   不可以的。范围不确定。

要综合的话，就只能穷举，即使你能找到相应比较巧妙的语法，最后综合出来还是一样的

滴答滴答滴答滴答滴答

这个貌似不行的。

嗯，v不能当成c写，不可综合。

不行呀，又不是C语言

只有用case

用case吧。

The best way to find out is to try.