微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > removal violation 的ECO问题

removal violation 的ECO问题

时间:10-02 整理:3721RD 点击:
如标题所示。
hold violation可以在后端流程中通过ECO(插入buffer等手段)来解决。setup的violation在综合时就已经要避免了。
那如果我综合后的网表在后端做PT时出现了removal的violation,可否通过ECO的方式来解决?
如果有的话,具体是怎么做的呢?请指教!

也是通过插入buffer手段解决

谢谢!后来我又想了想,道理跟解决hold violation的原理差不多。

我也遇到了这种问题,谢谢分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top