微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问:这两种写法结果一样吗?

问:这两种写法结果一样吗?

时间:10-02 整理:3721RD 点击:
问:
(1)always@(posedge clk)
begin
r1<=r0;
r2<=r1;
end
(2)
always@(posedge clk)
r1<=r0;
always@(posedge clk)
r2<=r1;
结果一样吗?
有何区别?

一样;这就是硬件精髓之所在;

一样的,always快都是并行处理的所以结果肯定一样

在早期的综合工具中,第二种写法更利于硬件综合。目前这两种描述方法在综合效率上应该趋近一致,当然从仿真角度看是无任何差别的。

一样的。编译之后,查看RTL原理图,可以看到生成的电路是相同的

应该是一样的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top