微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > spartan-6 内部全局时钟布线资源到底有几个,能设计片内双时钟系统吗

spartan-6 内部全局时钟布线资源到底有几个,能设计片内双时钟系统吗

时间:10-02 整理:3721RD 点击:
spartan-6 内部全局时钟布线资源到底有几个,看资料貌似只有一个,只是驱动全局时钟网络的BUFGMUX有16个。
打算设计两个全局时钟,一个工作在较高频率200M另一个工作于较低频率50M,片上任意位置slice都可选用这两个时钟之一,
那么如何可以做到?如果只有一个全局时钟布线资源,则似乎不能做到。

看BUFG数量。你这个设计,两个时钟过BUFGMUX,输出才走全局时钟网络,这个不用担心。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top