spartan-6 使用dcm, CLK_OUT2,CLK_OUT3。能任意配频率吗

时间：10-02 整理：3721RD 点击：

打算spartan-6 走两个全局时钟，一个较快150M一个较慢50M，输入晶振为10M，
用一个DCM能产生一个这两个150M和50M时钟吗?
ip core generate wizard配置时，CLK_OUT1选150M成功，但CLK_OUT2不能选50M啊（显示红色警告）
spartan-6 使用dcm core, CLK_OUT2,CLK_OUT3。能任意配频率吗

上一篇：问两个时序方面的概念
下一篇：spartan-6 内部全局时钟布线资源到底有几个，能设计片内双时钟系统吗

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类