微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 导致holdtime违例的原因都有哪些?

导致holdtime违例的原因都有哪些?

时间:10-02 整理:3721RD 点击:
rtrt....

组合逻辑太简单,触发器的hold time本身太大了,时钟的skew。

请教2#  对于hold time 本身比较大的触发器 应该怎么处理? 本人布线时 碰到一个hold time 有200的otp ,对于这个otp 应该怎么处理?



    前期约束的时候把hold time设置为多周期路径

数据路径太短了,只要加入必要的延迟单元就可以了

1.数据路径太短
2.时钟路径太长
解决办法:
    1.时钟走全局时钟网络试验一下
    2.试着改变时钟的边沿打数
    3.工具约束
    4.。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top