微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于根据关键路径加约束问题

关于根据关键路径加约束问题

时间:10-02 整理:3721RD 点击:
若综合结果不能满足频率要求,一种做法是根据关键路径加约束。大虾是怎样根据关键路径的不同“形状”加相应约束的?如果是加多周期路径约束,怎么确定/计算加几个周期呢?请大虾给建议或是相关文档,不胜感激

关于根据关键路径加约束问题
这个很难一概而论,要看具体情况,比如你的关键路径是一个很大的mux引起的,就可以考虑插入流水线,如果你的设计要求可以容忍这条路径的延时,就是over constraint了,这时候你可以根据你自己的要求把它定义为多周期路径,应该说这个是你自己的要求决定的,而不是设计本身决定的。

关于根据关键路径加约束问题
似乎明白了点,看来要靠经验积累了,不知道有没有这方面的文档?
如果是定义多周期路径,设定几个(见过的都是设为2个)是由什么决定的呢?是最大延迟相对时钟周期比的大小?

关于根据关键路径加约束问题
多做几个综合的练习就会慢慢明白,这是一位大侠讲的,我当初也一直问他问题。

关于根据关键路径加约束问题
嗯 谢谢指点

2楼的兄弟说的话很受用

学习了,呵呵!

学习了!

讲的不错,学习了

怎样多做综合的练习呢?有那方面的参考书或教材吗 4# freebirdli

令人头疼的关键路径啊

学习了,帮忙顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top