微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问是用ise做综合好还是用DC作综合好,现在那种用的比较多

请问是用ise做综合好还是用DC作综合好,现在那种用的比较多

时间:10-02 整理:3721RD 点击:
如题,,,我们上课说用DC但是也看见有人用ise,主要是DC要在UNIX下,ise我的XP就能用,所以练习起来方便多了。装上虚拟机之后机器老慢。

ise综合引擎连时序约束都不读,只能说是个废物。
dc的fpga版本已经多年没更新了。
综上,建议用synplify



    我可不可以用DC做综合,输出网表用ISE作FPGA?



    一般的都是synplify来做综合,ise来par

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top