微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE 综合能过,implement design 死机

ISE 综合能过,implement design 死机

时间:10-02 整理:3721RD 点击:
spartan-6 XC6LT75T 综合能过,大于消耗80%资源,布线“死机”一直停在MAP global placement某位置几个小时了但没报错。
请问是啥问题?

太紧张了,布线出不来。先把时序约束去掉试试。综合报的使用率是多少?

太紧张了,布线出不来。先把时序约束去掉试试。综合报的使用率是多少?

请问“综合报的使用率”是哪个指标?

control mapping in 60%

need bigger chip!

请问control mapping in 60% 如何操作

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top