一个开源处理器FPGA中的实现

在网上，下了一个开源的处理器，将其用Synplify综合后，再通过ISE实现下入到V5的片子里，可以正常的工作，没有什么问题。但是现在想将处理器及一些基本外设如SRAM，一起在FPGA中实现。
      我现在的想法是，将经Synplify综合后的处理器的网表文件，在ISE中实现成黑盒，再像普通的单元模块一样与SRAM(ISE中自带的双端口RAM)连接，然后再综合，实现，下载。
     可是现在，在Synplify中单独综合处理器时，选中Disable I/O Insertion选项，Synplify会报出软件内部错误，无法正常综合。
     对于现在这种情况，不知道是在思路上有什么问题，还是在具体的操作上有什么不对，亦或者还有什么更好的办法?

    没用过这个软件，但你的想法应该是可以实现的。只是设置IO disable可能不行，不同软件一般都会有专门的综合方法来处理此类问题。可参见quartus中partion综合的使用方法。