收发器的设计

时间：10-02 整理：3721RD 点击：

自己设计的收发器的s2p（串转并）输入到8b10b解码器，同过对解码器的编码错误信号调节输出的移位，如果没错，十位输出，如果有错，原来的九位在从后面移一位正好十位，如果在错，原来的九位在从后面移一位正好十位，如果在错，还是重复移位。最多要移十位。正确则十位输出让8b10b解码。我基本的串转并设计好了，但是错位校验没有思路不知如何设计，请大家多指导。谢谢！
现在移位应该可以，但是我把发送与接收错开，数据不能通过移位使得以后的发送是正确的，有人做过收发器的设计吗

上一篇：Quartus II中的LPM_compare功能块
下一篇：求助大牛，将代码固化到rom里，这样的verilog代码该怎么写？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器