微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus原理图输入

quartus原理图输入

时间:10-02 整理:3721RD 点击:


quartus原理图输入时,一个input端口32位,然后怎样与其他32个输入引脚对应呢?

用网络名称一致就可以了

这个……顶一下楼上



    我知道要名称对应一致,就像Altium Designer一样,关键是不知道怎样在引脚上(注意,不是在端口上)弄出标号,例如q[0],q[1],.......q[31]

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top