微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 寄存器用厂家distributed ram描述是否比“HDL通用寄存器描述”方式节约资源?

寄存器用厂家distributed ram描述是否比“HDL通用寄存器描述”方式节约资源?

时间:10-02 整理:3721RD 点击:
个人觉得如果用“HDL通用寄存器描述”一个32位寄存器,则综合需要32个LUT(假设每个LUT后有1个FF)。而用厂家 distributed ram 原语描述,则是不是可把每个LUT用做RAM,比如一个4输入LUT,则有16*1 ram, 资源可比用通用寄存器描述节约多了,我的理解不知是否正确?
谢谢!

和HDL语言,综合工具有关

厂家原语应<=HDL语言,使用分布式RAM时,有些信号如复位之类,还有内部连线应能更好利用资源本身

这样没节约多少啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top