微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus的语法问题

quartus的语法问题

时间:10-02 整理:3721RD 点击:
else dataout<="zzzzzzzz";这个语句编译时有下面的错误
Error (10315): VHDL syntax error at TSG.vhd(13): object with std_logic type cannot contain character 'z'
请问下怎么改啊?

VHDL中的高阻态这样表示怎么就错了呢,一个课件上是这样写的

FUNK!然来要大写!

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top