微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog:if...else和三目运算符的区别

verilog:if...else和三目运算符的区别

时间:10-02 整理:3721RD 点击:
做到一个题目,想请教一下大家。if(sel) out=a; else out=b; 和out=sel?a:b;这两个语句有什么区别吗?
功能上是一样的,请问是不是综合的时候会得到不一样的cell?

功能一样的。综合时,我没有发觉特别不一样的地方了。也许理解不对哈。等大侠批判。


恩,我也综合了,没什么区别,不理解

看这个贴里我的回复
http://bbs.eetop.cn/thread-353339-1-2.html


非常感谢!

非常感谢,学习了!

综合结果应该没啥区别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top