微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于赛灵思MAC核的问题

关于赛灵思MAC核的问题

时间:10-02 整理:3721RD 点击:
现在我用的是赛灵思的三速以太网IP核,采用的是MII接口,运行在100M。在收数据时发现,所接收的数据包的数据是正确的,但是在帧尾,提示FCS是错误的,请问这是怎么回事?为什么校验会产生错误?应该怎样解决?非常感谢!

解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top