微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何将VIRTEX5 系列DCM输出时钟,输出到I/O管脚上

如何将VIRTEX5 系列DCM输出时钟,输出到I/O管脚上

时间:10-02 整理:3721RD 点击:
如何将VIRTEX5 系列DCM输出时钟,输出到I/O管脚上?请大家帮帮忙。

通过ODDR输出。



    谢谢你,是直接用IP core配置里面带的ODDR吗?还有它生成的IP core中的s_in和r_in管脚是干嘛用的?

IP CORE里不知道有没有,通过原语例化,没有你说的s_in和r_in,就俩输入,分别是上升沿和下降沿时的输入和俩输出,和其他写时钟,复位,置位管脚。



    为什么要用ODDR,低频直接输出就是了,高频也就是变成差分输出,都是直接在ucf中写一下啊。

楼上正解

ucf中写一下

厉害啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top