微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog-xl不支持always@(*)

verilog-xl不支持always@(*)

时间:10-02 整理:3721RD 点击:
是版本的问题还是本来就不支持,谢谢,有什么具体的修改方法吗



   这个是verilog2001语法,查工具手册,compile时带上相关参数。

版本问题吧,verilog-xl比较旧,后续版本nc-verilog支持的

明白了,谢谢



    应该是工具的版本还不支持verilog2001

恩。明白了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top