微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus ii 里面怎么加testbetch?

quartus ii 里面怎么加testbetch?

时间:10-02 整理:3721RD 点击:
老师教俺们都是在xilinx ISE里综合过有time sim的HDL网表以及standard delay format之后,把这两个输回到Modelsim里面,在Modelsim里做verification with timing...

我也想知道

不能在QuarsII中加testbench,至少现在的版本不支持

不支持

testbench不是在modelsim里仿真时需要添加的测试文件么?在quartus里是写它的啊,不知道偶有没有说错

只能联合Modelsim测试,Quartus不能

quartus、XilinxISE都不能用TESTBENCH,需要装MODELSIM

quartus不能加testbench的它只是个开发工具,要加testbench仿真就调用第三方工具modelsim吧。

quartus 9.1之后貌似只能联合Modelsim进行仿真了

导入modelsim 写

上一篇:NIOS II的仿真问题
下一篇:verilog调用vhdl

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top