大家帮帮忙，Synplify时钟约束求助

时间：10-02 整理：3721RD 点击：

再用Synplify综合时，使用SDC的脚本约束文件，其中define_clock命令只能约束寄存器时钟端的信号吗?
我发现，在图形约束界面中，所有连在寄存器Clk端口的信号都被识别成了时钟。这些信号可以用define_clock命令来进行详细的时钟约束。
现在，我有一个信号，经过了一个与门之后，在接到了寄存器的Clk端口。但是我想约束这个信号成为时钟，但是无论怎么写约束文件，synplify总是识别不了。
请教各位有什么办法能够约束到这个信号呢?

上一篇：有人做过xilinx的动态重构吗？ISE的PR patch还能找到吗？
下一篇：SR-latch

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器