微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR2读数据控制方式

DDR2读数据控制方式

时间:10-02 整理:3721RD 点击:
DDR2在读控制中,ECC-enable和non-ECC两种方式,ECC_enable模式中使用的是FIFO36_72,而non-ECC模式中读数据直接使用触发器锁存,请问哪种方式更好一点?

看你用来干啥。因为ECC标准的使用模式,应该你的DDR2芯片要支持相关校验位。


我的ddr2并不支持相关校验位,但是只用读的时候只用触发器,可靠性高不高啊?在高速传输的时候会不会出错啊?谢谢!

这个需要你对时序进行调整,以保证在fpga和DDR2的接口时序最大程度满足时序要求。实际中,在大于某个工作时钟频率后,必然不可靠。呵呵。这个需要你和硬件实际联系确定。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top