dc综合遇到的建立时间报告不懂的问题
时间：10-02
整理：3721RD
点击：
dc综合后，产生的timing_setup文件里面的路径只是设计的前面一部分，而不是从输入到输出的报告，这是怎么回事呢?求高手指点啊，已经困扰好久了
我的设计里面有很多个模块，dc只综合了一个模块，时序分析也分析了一个模块，求指点啊
设定了Set_dont_touch,试试看
把顶层设置成current_design没?
这些都设置了，如果只加上一个时钟进行综合，可以看到从输入到输出路径报告，但是加上约束就不可以了，output的约束用图形界面设置不了，只能用命令设置，奇怪啊