微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于synplify premier9.0中多后期约束的一个问题

关于synplify premier9.0中多后期约束的一个问题

时间:10-02 整理:3721RD 点击:
今天在用premier9.0做约束时发现一个问题,搞了一天还没搞好,请问一下大家,有方法解决没?
现象:
我可以在sdc文件中,设置designware的除法器为多周期路径,但是综合结果的时序报告中,却
还是把这个路径当做单周期路径。
大家有什么解决方法,谢谢了

我也想知道啊

我也想知道

路过,学习下!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top