微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx ISE如何看综合之后的电路原理图

xilinx ISE如何看综合之后的电路原理图

时间:10-02 整理:3721RD 点击:
xilinx ISE如何看综合之后的电路原理图

应该是综合里面的RTL view是逻辑电路图,technology view是实际实现网表图

非常感谢您

非常感谢您

xilinx ISE如何看综合之后的电路原理图

System Verilog的支持?

System Verilog的支持?

System Verilog的支持?

    是view RTL schematic吧,为什么我打开这个看到的是类似芯片引脚定义的原理图,而不是逻辑电路图。view technology schematic看到的和view RTL schematic是一样的东西



    双击那个你看着像芯片原理图的东西就行了
RTL是逻辑实现,与器件无关
technology是具体实现,与器件有关



    谢谢

RTL view是逻辑电路图,technology view是实际实现网表图

谢谢LZ 和各位了…

kankan

综合成功后点击View RTL Schematic就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top