请教用altera 再带的RS IP核，自动生成的tb进行仿真时，出现问题请教各位大牛

时间：10-02 整理：3721RD 点击：

# Break in NamedBeginStat clock at d:/altera/10.1/ip/altera/reed_solomon/lib/Bench_rs_enc_atl.v line 151
用的器件是：StratixIV ----EP4S40G2F40I1
IP核：DSP---Error Ddtection---Reed Solomon v10.0
IP核参数配置：Encoder---5，31,6，37.1，1

运行自动生成的仿真文件就会出去上面的Break 错误

有没有了解这方面，求教了

上一篇：请教Serdes库的Deterministic Latency模式的使用及配置 pattern信号对不齐
下一篇：**warning** exceeds analysis range

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器