微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教如何在DC综合后在modelsim中把.lib的库加进去做仿真呀?

请教如何在DC综合后在modelsim中把.lib的库加进去做仿真呀?

时间:10-02 整理:3721RD 点击:
请教如何在DC综合后在modelsim中把.lib的库加进去做仿真呀?

库都是有用于仿真的.v的库模型的,直接编译.v文件就可以做仿真了

将该工艺的.v文件添加到modelsim中,编译就好了

我的库没有.v文件呀,哪位朋友能不能告诉哪里可以找到带.v文件的完整的可综合的库呀?
谢谢前面两位朋友的回答。
可是DC自带的库没有.v文件呀,哪位朋友能不能告诉哪里可以找到带.v文件的完整的可综合的库呀?

.lib is technology file, modelsim can't read, you have to use .v file.  Library vendor shall provide except you steal it

将工艺库中的.v 文件加入到modelsim中共同仿真

You can fine some .v under DC's installation fold.

.lib 文件有对应的仿真模型的,将模型库加到modelsim中就可以了

有的,一般弄不到而已

工艺库文件里面一般都自带.v文件的

你在target library里面寻找,有对应的verilog文件夹,里面的.v文件应该就是你要找的,记住,不是在DC的安装目录里面找。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top