什么是同步逻辑和异步逻辑？

网上有两种答案：
1、同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
2、整个设计中只有一个全局时钟成为同步逻辑。只有时钟脉冲同时到达各记忆元件的时钟端，才能发生预期改变。
多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引起

为什么没人回答?

两个答案其实差不多的，只有一个主时钟，也就表示芯片里面如果有任何其他时钟，都是基于这个主时钟产生的，这就是由因果关系了。

2是正确的

还是不怎么懂

同步逻辑就是大家的参考信号是一样的，一般是时钟的边沿。

例如reset信号：
如果是同步逻辑复位，则只能在时钟的上升沿和下降沿复位；
如果是异步逻辑，只要reset信号有效就能复位。

同步逻辑：就是在同一个时钟作用下
异步逻辑：在两个不同时钟的作用下

8楼的说的比较通俗易懂

    说的有点没有太明确吧。
    不是简单的一个时钟跟两个时钟的关系，还要开这两个时钟有没有逻辑关系。

如果真的只是一个还是多个时钟的问题就好了，唯一全局时钟是同步设计最大的特点，只要有一个Dtype不是由该时钟触发那么该设计就已经不是同步设计了，但是并不是一个正确的异步设计。我们真正意义上的异步设计是指通过握手信号来建立时序关联的电路。在一个完全的异步设计里根本就没有“时钟”这样的东西。

只有一个时钟的电路叫同步电路

简单的问题，好像很复杂。