关于ram 的testbench 编写

请问大家 我想写一个关于ram读写的testbench 大概思路是不是 先把ram中数据存入在mem文件中 然后读文件中数据 然后按时间顺序给读写信号， 请大家多多提意见，最好谁能分享一个你们写过的例子，多多感谢~

是用FPGA的IP生成的RAM吗?
有个链接是测试总线：
http://www.cnblogs.com/lunix/archive/2010/04/23/Altera_1-port_ram_wishbone_slave_interface_verification.html