微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DES 加解密的问题

关于DES 加解密的问题

时间:10-02 整理:3721RD 点击:
DES加解密网上有现成可用的IP以及C代码,还有各种测试工具和测试数据。
我在网上下载了Verilog的IP以及C代码。阅读代码之后,发现代码其实都是正确的,但两种实现方式的明文和密钥的处理顺序好像不一样啊。
网上下载的测试数据也证明了这一点,有的结果符合C的,但不符合Verilog;有的符合Verilog的不符合C。
不都是按照协议进行的,为什么会有这种差别的?我们要采用哪种方式才符合实际的标准呢?
哪位了解的帮忙释疑吧。谢谢!

帮顶!

有些地方可能没有规定具体实现,建议再详细看下spec

看不明白!

看标准吧,网上的有的编译都通不过,不是很靠谱

看标准吧,标准里一般都有测试向量,试一下就知道了。

会不会是数据传输的大端模式和小端模式的问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top