微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 建立时间和保持时间

建立时间和保持时间

时间:10-02 整理:3721RD 点击:
我在网上看到一篇文章,“ 由于建立时间与保持时间的和是稳定的一个时钟周期” 。
小弟对建立时间和保持时间还不是很明白,想问问大家,这个是不是想1+1=2,是句定理什么的,或者在特定的什么条件下面成立?求讨论?

更严格的说,应当是最快的时钟周期。因为不能比保持时间早,不能比建立时间完。

在同一时钟域下,基本成立。我觉得应该是建立时间+保持时间 小于等于 一个时钟周期。

库所要求的最小建立时间+最小保持时间  小于等于 一个时钟周期。
实际的建立时间+保持时间 等于 一个时钟周期(忽略clock skew、clock jitter、OCV)



    谢谢了。



    谢谢了。



    谢谢了。

建立时间和保持时间,是指数据在时钟沿保持稳定的最小时间,只能说,最快周期是建立时间跟保持时间的和。

楼上正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top