微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助选取总线的问题

求助选取总线的问题

时间:10-02 整理:3721RD 点击:
请问在CPU和高速DSP核(HDL完成)之间的数据通信,都有什么总线可以完成?或者都有怎样的解决方案?其中,一些数据是CPU进行简单计算,却得到的大量图像数据,memory是用SDRAM。
是CPU控制SDRAM直接和DSP core通讯比较好?

你所用的CPU都支持哪些接口呢?DSP核设计的接口又是怎样的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top