微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > bottom-up综合后做LEC应该注意什么

bottom-up综合后做LEC应该注意什么

时间:10-02 整理:3721RD 点击:
top-down综合的时候跑lec很快就出来结果,可是bottom-up综合后做LEC一天也不会有结果出来,请问有什么要注意的

bottom-up, you mean hier_compare? it has better performance than flatten compare, you could reference hier_compare script.

请问在formality的命令是什么,是不是就是match -hier

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top