微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 逻辑综合关于设置 top design的问题 ?

逻辑综合关于设置 top design的问题 ?

时间:10-02 整理:3721RD 点击:
我的顶层模块是PMU,PMU实例化了ICC。这样ICC就相当于是PMU的子模块。我要先设置PMU为top design,给他加约束,然后设置ICC为top design,给ICC加约束,我该怎么变换top design啊?

在工程里找到该文件,右键单击,有个设置top项。多熟悉下软件,这么初级的问题,在软件自带的帮助文件里就有。

可以说下你用的是什么综合软件嘛

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top