求助 多FPGA验证

如果ASIC规模过大 不能用单片FPGA进行验证 需要用多片FPGA进行验证的话，
需要手工进行代码分割吗?
有没有自动分割代码的工具以保持ASIC与FPGA验证的一致性?
这样分割的话 对FPGA有什么要求，需要两个FPGA都工作在系统同步的状态下吗?

certify,时钟看经验，或者你买synopsys的haps的开发板，支持挺多的

等待高手回答了。呵呵

certify+HAPS开发板就可以