微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Moore和Mealy的比较

Moore和Mealy的比较

时间:10-02 整理:3721RD 点击:
关于状态机,我一直纠结于Mealy机的组合输出逻辑,老是在想,如果输入一直变化,输出岂不是也一直在变化?今天重新整理一下思路,总结如下:
1、状态机的本质是为了产生特定的输出。对于一个输出任务,采用Moore和Mealy机应该都是可行的,但Moore机消耗的状态数要比Mealy机多。
2、Moore机的输出只与当前状态有关,所以其输出既可采用组合逻辑,也可采用寄存器组实现。而Mealy机的输出同时与当前状态和当前输入有关,若输出采用组合逻辑,则很容易受到输入信号毛刺的影响,造成输出端的变化,潜在危险就是违背后级触发器的建立保持时间;若输出采用寄存器组,则会使当前输出其实对应于前一个状态,而不是当前状态。
若有不对,望各位大神指教!
另外请教一下,各位一般用哪种状态机?

按照状态机三部来写,应该没啥问题吧

学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top