微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助system verilog 问题

求助system verilog 问题

时间:10-02 整理:3721RD 点击:
function add_and_inc (input [31 : 0] a, b);
    add_and_inc = a + b;
    return ++ add_and_inc;
endfunction
“++”是啥意思

个人理解,这个++和C语言的++应该是一个意思,这里估计是返回add_and_inc自加一之后的值。

没见过,可能是ls说的,区别于++在变量后出现的情况

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top