微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx 实现以太网遇到的问题,紧急求教

xilinx 实现以太网遇到的问题,紧急求教

时间:10-02 整理:3721RD 点击:
各位大侠,在下遇到一个问题,使用xilinx的s6 100t芯片,调用的mac core,按照spec定义,发送的mac包与包之间的间隔不能小于20个clk,我送出的包间隔都是21个clk,但还是会出现两个连续的的mac包(中间间隔超过20 个clk)被认为是同一个mac包给发送出去,这样造成的问题就是发送很多数据后就会把mac core冲死,至少感觉把mac core冲死了,tx_dat_rdy一直为高的情况。
还有一个问题,通过光纤联上位机,收到上位机发过来的ICMP包都会有crc错误的情况,并且设计没有任何时序违约,请问xilinx 的mac
core一定是可靠的吗?请使用过得大侠赐教。

xilinx 的mac core还是可靠的,出现CRC错误,应该是你调用IPcore时,接口或者时序存在问题。
再好好看看该IPcore的SPEC



    TX端会发连续的两个包,说明你没有按照正确的tx接口时序来设计。
    RX端收到的错报CRC错,你可以通过ISE的chip scope查看MAC收上来的包的内容,是不是真的有错。
    最后,你需要知道的是,不是没有时序违例就表示系统时序是正确的,很有可能是你约束添加错了或者是根本没有约束。那么这样的时序通过是没有意义的。我的建议是,你要好好研究mac和PHY接口IO的时序约束,IO是不是要添加delay还是需要怎么处理。这些接口时序往往是设计debug中最容易出问题的地方。因为他们很难通过仿真解决。
    我之前调试过一个mac core,遇到的问题就是RGMII接口时序约束和delay处理错误导致的。



    谢谢,问题已经找到,是给定参考时钟偏差太多,要求是100ppm,实际偏差远大于100ppm。



    你好 我在调试XIIINX EMAC有些问题想请教你  能留下你的邮箱吗?

henhao,henshiyong

那个核是要钱的吧?谁有把这核也破解了的license?我的ISE版本是13.3的。求license。
请发给我ahcolin@163.com,谢谢。

都是强人,我目前还做不到

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top