微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog中readmemh肿么读取负数

verilog中readmemh肿么读取负数

时间:10-02 整理:3721RD 点击:
我在modelsim中尝试用readmemh来读取matlab生成的数据,但是一旦到了负数的地方就出现问题了,之后的所有数据都变成了xxxxx,很囧,有木有哪位大哥知道怎么做啊。我以为是设置的变量没有设置为signed,但是后来添加上了还是一个样儿。就不知道怎么办了。有木有人知道呢,求教了,谢谢!

可以再matlab加上一个数,变为正数,再在verilog减掉就得啦

可以用补码表示

存的数据是补码即可



    赞同

增加一位符号位



   呵呵,学习学习



    厉害

定义的整数默认是无符号数,所以会出错



    你给所有的数据加上一个偏移量,让数据都变成正数,读进去以后再减去就行啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top