微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify综合后如何做形式验证和用modelsim进行仿真

synplify综合后如何做形式验证和用modelsim进行仿真

时间:10-02 整理:3721RD 点击:
1、synplify综合后如何做形式验证,是否也是需要用formality工具?
2、synplify综合后如何用modelsim进行仿真,即综合后仿真?
还请知道的帮忙解答一下哈,谢谢

形式验证可以用和ASIC一样的方法来做。
综合后仿没做过,帮不了忙了。

synplify 走不通formality的,上次问过技术支持的。这个流程还在开发中,目前还不完善。



    恩,是的,形式验证就那么几种工具。
看到ISE的translate这一步有产生形式验证的网表和仿真模型,形式验证还没做,估计就是用它产生网表再用formality等工具进行验证了,
仿真的话用它产生的模型再用modelsim仿真了。



    恩,是的,打算用translate步骤产生的形式验证网表再做形式验证了

MARK~



    对于综合后仿真.
synplify是会生成个vm文件的,这个就是综合后的门级网表,可以调用ISE里的unisim库来仿真

过来学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top