error loading design怎莫解决

用modelsim仿真ise中的fft ip core 和 乘法器 ip core
显示error loading design请问是为什莫?是因为没有编译必要的库吗?如果是的话，应该怎样解决呢?

在load design之前要编译所有的库吧

在网上查到结果，需要在post translation simulation 中运行modelsim才可以，我试过了可以成功仿真，可是无法仿真出波形，比如用乘法器，输出的乘积一直是0，请问时怎莫回事啊

第一、你可能没有编译Xilinx库
弟二、你的testbench可能写的有问题

我用的是test bench wave能说的详细点吗?乘法器这个core听简单的阿，则莫用不好呢

回复 #1 bonaba 的帖子
你的testbench中 ，可能做了参数 generic map ，那个是不能出现的

搞了很长时间，我的除了结论就是ise8.1对这个问题无能为力

同样的问题！

我也是啊 怎么办