微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vcs编译报错

vcs编译报错

时间:10-02 整理:3721RD 点击:
vcs编译源文件的时候,报了个error
source file "'module"cannot be opened for reading。
想问下为什么会有这个错误,我在所有.v文件第一行都加了'timescale 1ns/1ps

1.你命令是什么,不会是vcs -f  xx.v吧,这样把-f去掉。
2.文件是从Windows传到UNIX的吗,如果是用dos2unix转一下。

read onl
修改一下文件属性 试试y

1楼正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top