请教个vcs-ns 仿真中电平转换的问题
时间：10-02
整理：3721RD
点击：
数字部分做testbench，设计的一部分调用nanosim仿真spice网表。
spice的供电电压Vdd =5v，内部有个charge pump升压电路，提供
15v的电压。
现在遇到的问题是，正常的0~5v的信号，看到的对应 logic 是对的，
也就是默认的< 2.5 认为是0，>2.5伏 认为是1.
但是当升压电路工作后，那些升到15v的信号，logic值变成H/L了（不是HZ，
fsdb里面显示的是H/L，颜色和Hz的颜色很像）,然后verilog
module去读取到的对应的logic value就变成0了（如果能H读到1，L读到0
那么就是正确的结果）。
请问下 fsdb 里面的H/L 显示是根据什么来的呢?为什么不是1/0呢?
nanosim或者vcs有什么选项可以控制他们的转换么?
ps:应该不是nanosim的a2d和d2a这两个命令。
请不吝指教。谢谢
--
spice的供电电压Vdd =5v，内部有个charge pump升压电路，提供
15v的电压。
现在遇到的问题是，正常的0~5v的信号，看到的对应 logic 是对的，
也就是默认的< 2.5 认为是0，>2.5伏 认为是1.
但是当升压电路工作后，那些升到15v的信号，logic值变成H/L了（不是HZ，
fsdb里面显示的是H/L，颜色和Hz的颜色很像）,然后verilog
module去读取到的对应的logic value就变成0了（如果能H读到1，L读到0
那么就是正确的结果）。
请问下 fsdb 里面的H/L 显示是根据什么来的呢?为什么不是1/0呢?
nanosim或者vcs有什么选项可以控制他们的转换么?
ps:应该不是nanosim的a2d和d2a这两个命令。
请不吝指教。谢谢
--