verdi 对vhdl configuration支持

时间：10-02 整理：3721RD 点击：

vhdl configuration 配置仿真无问题,但在verdi中报错啊,
--FOR count_8_var_dut:count_8 USE CONFIGURATION WORK.count_var;
--END FOR;
--FOR count_8_sig_dut:count_8 USE CONFIGURATION WORK.count_sig;
--END FOR
怎么才能count-var搞到verdi的work中?

上一篇：求如何实现调用百兆mac内核的收发功能
下一篇：ISE仿真的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类