微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > max_capacitance违例

max_capacitance违例

时间:10-02 整理:3721RD 点击:
最近综合了一个段代码,因为这段代码是数模混合芯片的数字部分,所以该代码中有几个输出端口的负载电容比较大,超出了所给库中cell的max_capacitance,但没有建立时间违例。这种情况下,max_capacitance违例需要修正吗?是在DC里面解决,还是在布线工具下修正?

感觉DC里面解决不了

2# zh123456789
增加约束  set_max_capacitance  
.

2# 楼
增加约束  set_max_capacitance
这个已经试过了,但是端口的违例还是一样啊。
感觉端口的max_capacitance是由驱动端口cell的输出端口max_capacitance所决定的。

输出端口的负载电容比较大?
为什么有这么大?不会在外面加一些中转逻辑减少负载么?

5# 正解



    请问中转逻辑该怎么加?举个例子吧,谢谢!

可以通过ECO解决

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top