刚学用X-hdl，有个error求助各位～～

时间：10-02 整理：3721RD 点击：

用的3.52想转换的VHDL里面有调用另一个模块，就是简单的端口的映射，如下
DUT : entity work.fir_example
port map (
   clk             => clk,
   reset_n          => reset_design...
   ...
然后转换时候出现语法错误，syntax error，指向调用这个模块的地方DUT:ENTITY... returned token is 280。求教下这种类似的VHDl转换有哪些要注意的?谢谢了～～～用新版本可以解决这种问题不?

上一篇：FPGA中怎么实现clock gate
下一篇：请教：ise 的timing score 太高，怎么把它降下来啊？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器