微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 建立时间不够的话会出现什么问题,如何解决。保持时间不够怎样解决?

建立时间不够的话会出现什么问题,如何解决。保持时间不够怎样解决?

时间:10-02 整理:3721RD 点击:
请教大侠们,建立时间不够的话会出现什么问题,如何解决。保持时间不够怎样解决?

hold violation由后端修正,具体做法就是在clock tree上适当位置插入buf

建立时间不够你要考虑把关键路径上的组合逻辑拆分,加入寄存器以减少寄存器间的最大延时。

setup time就是你不知道寄存器采样的到是0或者1,都有可能。这影响的是performance
hold time就是你的寄存器完全没有办法输出稳定值,属于functional 不work..


你好,非常感谢你的答复,但我有个问题,你说setup time不满足是影响的performance,而hold time不满足影响的是functional,但我觉得两者的效果是一样的,都是不能实现正确的逻辑功能,麻烦你解答一下,非常谢谢

大哥,0、1都采错了,只是performance的问题?
不管setup、hold错了,function一定是错的。   
只是setup比较容易解决,把clock 跑慢一点就可以解决,这样的话,才是你说的performance。
hold time无法通过降低clock频率解决。



    采错是个概率问题。并不是次次都会错。没有做芯片的会降频来弥补setup time violation,constraint怎么可以随便改.都会用别的方法,比如升高点电压。performance也不只指速度。还有别的。比如bit error rate.而且大多数情况下不会指速度。
    而hold违反了每个cycle都有上个cycle的数据来竞争所以才叫functional不work.

ls,多谢提醒。
采错确实是个概率问题,也确实不是次次都错,但是你能让这样的产品上市么?如果可以只能说你们公司太NB了。我们有超过over-constraint的setup violation的一定要解决。
我也同意你说的“没有做芯片的会降频来弥补setup time violation”,产品确实不会这么做。我只是对比说明降频可以解决setup,不能解决hold。



   我也吃了这样的亏,一定要全部解决了时序错误后,才能上市的,要不退货后,就麻烦了,

fix hold violation and setup violation

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top