微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于由RTL得到状态图求助

关于由RTL得到状态图求助

时间：10-02 整理：3721RD 点击：

大家好：在NC verilog中由RTL怎么看到状态转换图；
用Quartus II 中State Machine Viewer ，有的明明写的是状态机，却提示Design has no State Machine

要想直接看到RTL中的状态机的状态转换图，用verdi呀

多谢，

上一篇：xilinx spartan3 FPGA内相同bank中的多个Vcco必须接一个电压吗？能否空置？
下一篇：FPGA在多大的时钟下会频繁遇到时序收敛问题？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top