微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify retiming

synplify retiming

时间:10-02 整理:3721RD 点击:
同一个设计,如果打开synplify 的retiming 选项,功能调试就会出错。如果不打开,功能调试正确。
各位大侠有没有遇到过啊,

一般不开这个,Retiming对设计改动较多,虽然从逻辑上来说不会改变结果,但是实现时会改变寄存器的数量和位置。最好是在设计时就吧时序考虑好,从代码上解决问题,而不要依赖综合器来。

retiming可以信任,应该不是这个问题,LZ要好好查查。



    哪些风格会造成retiming错误啊

建议你检查Synplify的版本,老版本的retiming的确有bug,新的则不会。


跟风格没关系,编译器判断可以retiming且retiming可以提高时序性能,它就会去做。

谢谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top