微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > must be driven by a non-inverted input pin or another PLL,这该怎么解决呢?

must be driven by a non-inverted input pin or another PLL,这该怎么解决呢?

时间:10-02 整理:3721RD 点击:
我用的是DE4,在使用PLL时,出现了如题的错误,代码如下:
sys_pll d5m_pll(
        .areset(1'b0),
        .inclk0(OSC_50_BANK2_in),
        .c0(),
        .c2(D5M_XCLKIN),
        .locked()
        );
OSC_50_BANK2_in时钟源,这怎么回事呢?

把pin assignment去掉试试

我把OSC_50_BANK2_in分配到了一个不是时钟的引脚了,所以错了。谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top