微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一下关于xilinx fir compiler中差分输出的问题

请教一下关于xilinx fir compiler中差分输出的问题

时间:10-02 整理:3721RD 点击:
请教一下关于xilinx fir compiler中差分输出的问题
在使用xilinx ip core的fir compiler生成滤波器时,
是否可以将单路输出直接设置成为I , Q 两路的差分输出呢?
如果可以,告诉我一写简单的流程,应该怎么设置呢~
或者是要我具体的编程才能够实现呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top